과표본화와 Σ-Δ

관심 있는 신호의 대역이 좁다면, 표본화율을 올려서 SNR을 얻을 수 있을까?

양자화 잡음은 흰 잡음처럼 주파수에 고르게 퍼진다고 본다(강의 자료 WE3 30쪽). 전체 전력 $\mathrm{LSB}^2/12$는 비트 수가 정하고 $f_s$와 무관하다. 실수 신호라면 이 전력이 $0\ldots f_s/2$에 고르게 퍼지므로, 관심 대역 $0\ldots B$에 드는 몫은 $2B/f_s$이다. 표본화 뒤 디지털 필터로 대역 밖을 걸러 내면 대역 안의 SNR은

가 된다. 마지막 항을 과표본화의 처리 이득이라 하고, $\mathrm{OSR}=f_s/2B$를 과표본화 비율(oversampling ratio)이라 한다. $f_s$를 네 배로 올릴 때마다 6 dB, 곧 1비트를 얻는다. 예를 들어 65 MS/s ADC로 폭 30 kHz인 채널 하나만 받으면 처리 이득은 $10\log_{10}\bigl(65\times10^6/(2\times30\times10^3)\bigr)=30.3$ dB이다.

이 이득에는 조건이 있다. 양자화 오차가 입력과 무관한 흰 잡음처럼 퍼져야 하고(앞 절의 가정), 디지털 필터가 대역 밖의 잡음과 다른 신호를 실제로 걸러 내야 한다. 앞 절의 스펙트럼 그림에서 $N$을 늘려 바닥이 내려간 것도 같은 원리이다. 칸 하나의 폭 $f_s/N$이 좁아지면 그 칸에 드는 잡음도 준다.

Σ-Δ ADC는 여기서 한 걸음 더 간다(강의 자료 WE3 31쪽). 되먹임 루프가 양자화 잡음의 모양을 바꿔(noise shaping) 대역 안의 잡음을 대역 밖으로 밀어낸다. 1차 Σ-Δ 변조기는 잡음 밀도에 $|1-e^{-j2\pi f/f_s}|^2=4\sin^2(\pi f/f_s)$를 곱한다. 0 Hz 근처에서는 거의 0이고 $f_s/2$ 쪽으로 갈수록 커진다. 그 뒤의 디지털 필터가 대역 밖을 걸러 내고 표본화율을 낮춘다(decimation). OSR이 충분히 크면 대역 안의 잡음은 $\frac{\pi^2}{3}\,\mathrm{OSR}^{-3}$배가 되어, OSR을 두 배로 할 때마다 9 dB씩 준다.

▶로 한 단계씩 넘기며 먼저 표본화율이 두 배가 될 때 잡음이 퍼지는 폭과 밀도를 보고, 그다음 관심 대역 안의 넓이와 표에 쌓이는 이득을 본다. 평탄한 잡음을 끝까지 본 뒤에는 1차 Σ-Δ에서 같은 표본화율들을 다시 지나며 대역 안 잡음이 얼마나 남는지 견준다.

합성 잡음 밀도 모형이다. 관심 대역은 0…1 MHz이고 밀도 그림의 가로축은 0…8 MHz로 고정했다. 초록 넓이는 대역 안에 남는 잡음이다. 평탄한 잡음의 전체 전력은 일정하지만, 1차 Σ-Δ의 잡음 모양을 곱하면 전체 전력은 두 배가 된다. 표의 이득은 대역 안 전력을 처음의 평탄한 잡음에 견준 값이며 OSR 1에서는 Σ-Δ의 이득이 음수이다.

과표본화 이득을 실제로 얻으려면 관심 신호를 골라 걸러 낼 수 있어야 한다. 넓은 대역을 한 번에 받은 뒤, 디지털로 만든 회전 $e^{-j2\pi f_c n/f_s}$(NCO, numerically controlled oscillator)를 곱해 관심 신호를 0 Hz로 옮기고, 좁은 저역 통과 필터와 솎음(decimation)으로 그 대역만 남긴다. 이것이 디지털 하향 변환(digital down-conversion)이다(강의 자료 WE3 32쪽). Pluto의 AD9363이 속한 AD936x 계열은 12비트 Σ-Δ ADC 뒤에 솎음 필터와 128탭 프로그래머블 FIR 필터를 두어, 원하는 표본화율의 출력을 낸다(ADI AD9361/AD9363/AD9364 안내). 앞 절과 같은 원리(잡음의 모양을 바꾸고 솎아 내는)의 Σ-Δ ADC가 이 칩 안에 있다. 안테나로 받은 RF 신호를 아날로그 회로에서 0 Hz로 옮기는 과정도 같은 곱셈이다. 4장 '주파수 변환' 절과 6장에서 다룬다.